臺(tái)積電剛剛在 2022 技術(shù)研討會(huì)期間披露了 N2 工藝的一些技術(shù)細(xì)節(jié)，預(yù)計(jì)可在 2025 年的某個(gè)時(shí)候投入 2nm 級(jí)全柵場(chǎng)效應(yīng)晶體管(GAAFET)的生產(chǎn)。屆時(shí)新節(jié)點(diǎn)將使得芯片設(shè)計(jì)人員能夠顯著降低其芯片功耗，但頻率和晶體管密度的改進(jìn)似乎不太明顯。

作為一個(gè)全新的平臺(tái)，臺(tái)積電 N2 節(jié)點(diǎn)將結(jié)合 GAAFET 納米片晶體管和背面供電工藝、并運(yùn)用廣泛的極紫外光刻(EUV)技術(shù)。

● 新型環(huán)柵晶體管(GAAFET)結(jié)構(gòu)具有廣為人知的諸多優(yōu)勢(shì)，比如極大地改善漏電(當(dāng)前柵極圍繞溝道的所有四條邊)，并可通過(guò)調(diào)節(jié)溝道寬度以提升性能、或降低芯片功耗。

● 至于背面供電，其能夠?yàn)榫w管帶來(lái)更好的能量輸送(提升性能 / 降低功耗)，是應(yīng)對(duì) BEOL 后端電阻增加問(wèn)題的一個(gè)出色解決方案。

功能特性方面，臺(tái)積電 N2 看起來(lái)也是一項(xiàng)非常有前途的技術(shù)。官方宣稱可讓芯片設(shè)計(jì)人員在相同功率 / 晶體管數(shù)量下，將性能提升 10~15% 。

或在相同頻率 / 復(fù)雜度下，將功耗降低 25~30% 。同時(shí)與 N3E 節(jié)點(diǎn)相比，N2 節(jié)點(diǎn)可讓芯片密度增加 1.1 倍以上。

不過(guò)需要指出的是，臺(tái)積電公布的“芯片密度”參數(shù)，綜合考慮了 50% 的邏輯、30% 的 SRAM、以及 20% 的模擬組件。

遺憾的是，N2 相較于 N3E 的芯片密度提升(反映晶體管密度的增益)僅為 10% 。不過(guò)從 N3 到 N3E 的演進(jìn)來(lái)看，那時(shí)的晶體管密度提升就已經(jīng)不太鼓舞人心了。

換言之，現(xiàn)如今的 SRAM 和模擬電路已經(jīng)遇到了發(fā)展瓶頸。對(duì)于 GPU 等嚴(yán)重依賴晶體管數(shù)量快速增長(zhǎng)的應(yīng)用場(chǎng)景來(lái)說(shuō)，三年大約 10% 的密度提升，也絕對(duì)不是個(gè)好消息。

此外在 N2 投產(chǎn)的同時(shí)，臺(tái)積電也會(huì)同時(shí)擁有密度優(yōu)化的 N3S 節(jié)點(diǎn)?？吹竭@家代工巨頭在兩種不同類型的工藝上齊頭并進(jìn)，這樣的情景也是相當(dāng)罕見(jiàn)的。

如果一切順利，臺(tái)積電有望于 2024 下半年開(kāi)啟 N2 工藝的風(fēng)險(xiǎn)試產(chǎn)，并于 2025 下半年投入商用芯片的量產(chǎn)。

然后考慮到半導(dǎo)體的生產(chǎn)周期，預(yù)計(jì)首批搭載 N2 芯片的終端設(shè)備，要到 2025 年末、甚至 2026 年才會(huì)上市。

關(guān)鍵詞： 技術(shù)細(xì)節(jié) 全柵場(chǎng)晶體管 芯片功耗 模擬組件